论文总字数：18351字

摘 要

RS码是多进制BCH码中纠错性能较强的一种码，因此被广泛应用与信道编码领域用来提高传输性能。相对基于CPU实现的纯软件RS码编解码器设计，利用专用硬件电路实现的RS码编解码器具有集成度高、功耗小、运算快等特点，因而RS码在各个领域应用广泛。

课题在QuartusII9.0（32bit）软件平台上设计和实现基于FPGA的RS(255,239)码编解码器。其编解码总共分两部分组成：在编码部分，采用乘法器和控制模块实现编码输出和校验位输出；在解码部分，利用伴随式计算模块、BM算法模块、钱搜索模块以及Forney算法模块实现信息的解码输出。在整个研究过程中，采用自上而下的研究方法，鉴于课题涉及的理论知识较多，因此论文将用较大篇幅对RS码进行理论的介绍。

课题采用QuartusII自带的波形仿真作为仿真工具，通过观察波形仿真的输出结果判定RS(255,239)码编解码器效果，结果证明设计的RS(255,239)码编解码器是正确的。

关键词：RS码 乘法器 BM算法 chien搜索

The Design of Reed-Solomon Codec Based on FPGA

Abstract

RS code is a code-ary BCH error correction code as a strong performance, so it is widely used in the field of channel coding is used to improve the transmission performance. Achieve relatively pure software-based CPU RS encoding and decoding, using dedicated hardware circuit RS code codec with high integration, low power consumption, fast operation characteristics, and thus RS codes are widely used in various fields.

FPGA-based design and implementation issues of RS (255,239) code codec on QuartusII9.0 (32bit) software platform. A total of two parts of its codec components: the coding part, the use of multipliers and output control module coding and parity bit output; decoding part, the use of the syndrome calculation module, BM algorithm modules, search modules and money Forney algorithm module decoded output information. Throughout the research process, using a top-down methodology, given the issues involved are more theoretical knowledge, so the papers will be dwelt at length on the introduction to the theory of RS codes.

QuartusII own topics using waveform simulation as a simulation tool, the output waveform simulation by observing the judgment RS (255,239) encoding and decoding effect, the results prove the design RS (255,239) code codec is correct.

Key Words: RS code; Multiplier;BM iterative algorithm; Qian search

目录

摘要 I

ABSTRACT II

第一章 绪论 1

1.1 数字通信中的信道编码 1

1.2 RS码的产生与应用 3

1.3论文工作和论文结构 3

第二章 RS码编解码原理 5

2.1 RS码概念 5

2.2 RS码编码原理 6

2.3 RS码解码原理 8

第三章 FPGA简介 10

3.1 FPGA的发展 10

3.2 课题设计流程 11

3.3开发平台 12

第四章 RS码编码器的FPGA实现 13

4.1 伽罗华域的四则运算 13

4.2 加法器 13

4.3 乘法器 14

4.4 编码电路的实现 15

4.4.1顶层文件 15

4.4.2编码控制模块 17

4.4.3系数乘法模块 18

第五章 RS码解码器的FPGA实现 20

5.1 计算伴随式模块 20

5.2 BM算法模块 21

5.3 Forney算法模块 23

5.4 Chien搜索模块 25

5.5 顶层设计 26

第六章 RS码编解码器的仿真 28

第七章 总结 31

参考文献 32

致谢 34

第一章 绪论

本章绪论部分两小节，分别介绍数字通信中的信道编码以及RS码的产生与应用。

1.1 数字通信中的信道编码

所谓通信就是消息的传递，而消息传递的最终目的是将信息传递给需要这个信息的一方，在传输过程中，消息传递的快慢与消息的差错处理是一对矛盾体，这需要设计者采用合理的方法实现高质量的通信。下图1-1为一般通信系统的模型：

请支付后下载全文，论文总字数：18351字