登录

  • 登录
  • 忘记密码?点击找回

注册

  • 获取手机验证码 60
  • 注册

找回密码

  • 获取手机验证码60
  • 找回
毕业论文网 > 开题报告 > 理工学类 > 自动化 > 正文

基于FPGA的高速通信总线系统研究与设计开题报告

 2020-04-13 11:09:14  

1. 研究目的与意义(文献综述)

串行总线正在取代传统的并行总线成为高速接口的主流技术,针对不同的应用领域,出现了一系列串行互联技术规范,其中Serial Rapid IO是针对嵌入式系统的高性能互联技术,是未来十几年中嵌入式系统互联的最佳选择之一。工业以太网高速总线技术已经在国外发展多年,随着国家对智能制造的大力支持以及近几年中国自动化市场的迅速发展,在倍福、欧姆龙、西门子为代表的外资巨头的支持与推动下,高速总线方案也已经在国内各行业,尤其3C。锂电、半导体等新兴行业开始大量的普及应用。FPGA具有非常丰富的逻辑资源和高速率的并行处理架构,这不仅为rapid IO技术实现提供了方便,而且还使其定制具有相当的灵活性。

2. 研究的基本内容与方案

本题是研究高速串行总线的控制与应用的问题。在fpga方面,针对serial rapid ip核,修改其复杂的用户接口,建立一套适合本系统中所有fpga都适用的简化的用户接口,根据要求,设计一套以fpga为构架的信号预处理模块中数据传输的具体方案,分析高速串行总线在不同情况下的具体应用,使节点之间以12.5gb/s的速率进行数据传输。并讨论fpga在实际应用中的几种优化措施,并在这几种优化方案的基础上得到稳定的结果。

srio接口作为不同模块之间的数据交互通道,用户数据可以通过srio接口实现由主机传送到目标机的通信过程。基于fpga实现的srio接口设计方案主要由3个模块组成,即信号逻辑模块、用户逻辑模块和srio ip核模块。

fpga内部设计的实现方案:

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

3. 研究计划与安排

第五至第六周:掌握qutarsii及verilog的使用方法;

第七至第八周:深入学习fpga构建通信系统的基本方法;

第九至第十周:对于常用的高速通信总线进行研究,研究并比较其性能;

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

4. 参考文献(12篇以上)

【1】王为奎,张孝虎,杨士亮,等.基于高速串行总线的数据I/O 通道硬件设计[j]. 计算机测量与控制,2011,19(2):3092-3095

【2】张新兵. 高速串行总线解码与触发模块的设计与实现[d]. 东南大学硕士学位论文,2016

【3】张海军. 高速串行总线的控制与应用[d]. 西安电子科技大学硕士学位论文,2015

剩余内容已隐藏,您需要先支付 5元 才能查看该篇文章全部内容!立即支付

微信号:bysjorg

Copyright © 2010-2022 毕业论文网 站点地图