1. 研究目的与意义（文献综述）

从第一块集成电路发明至今，以硅基集成电路为核心的微电子技术取得了飞速发展，其集成度以每年25%～30%的速率增长。这样的增长速率符合摩尔定律，直到今天，该定律仍然指导着半导体工业集成电路的发展。随着信息技术的发展，作为金属氧化物半导体场效应晶体(metal-oxide-semiconductor field-effect transistor，mosfet)、动态随机存储器(dynamic　random　access memory，dram)以及印刷线路板(printed wirng　board，pwb)上电容器的介质材料迅速减薄，逼近其物理极限。随着器件特征尺寸的不断缩小，当线宽小于0.1μm，栅氧化物层厚度开始逐渐接近原子间距。此时，受隧道效应的影响，栅极漏电流将随氧化层厚度的减小呈指数增长。漏电流的急剧增加造成mos器件关态时的功耗增加，对器件的集成度、可靠性和寿命都有很大影响^[1]。

广泛使用的电容器随着科学技术的迅速发展在向高储能、小型化以及有利于环保的方向发展。高储能密度电容器是电子电力行业中最重要的储能类元件之一，作为可存储能源的电子电力器件，在军、民许多领域越来越受关注，同时在解决全球能源日益紧张，石化类资源日益枯竭，以及各种环境污染的问题上占有非常重要的作用^[2]。高介电材料具有良好的储存电能和均匀电场的作用，可以满足电子元件的高性能化、小型化需求，而储能类电容器中的介电薄膜材料层正是直接影响储能电容器性质的关键^[3]。

介电常数和击穿强度是两个决定能量密度的重要参数。由于能量密度与之成平方关系，要实现更高的击穿强度，则需要更高的击穿强度。对于相同的频率和电场，介电常数越高，介电损耗越大^[26]。

2. 研究的基本内容与方案

目标：首先通过对pvdf基体进行共混以及制备互穿网络等制备pmma/pvdf薄膜，在聚合物pvdf的基础上与bt粒子进行复合，进一步探究改性的pvdf基体对pvdf-bt复合材料结构和性能的影响。

基本内容：1、研究不同质量比对pmma/pvdf共混薄膜的结构和性能的影响，得到抗击穿性能最佳的共混薄膜比例；2、按此比例设计，采用溶液法合成互穿网络的pvdf/pmma，探究不同合成条件对产物结构和性能的影响；3、进一步探究不同质量比例的batio₃对两种pmma改性pvdf/batio₃复合薄膜结构和性能的影响。

拟采用的技术方案及措施：

3. 研究计划与安排

1~2周：查阅相关文献；

3~4周：拟定大致实验流程，开展实验工作；

5~13周：开展实验工作；

4. 参考文献（12篇以上）

[1] 尚继武,张以河,吕凤柱. 高介电常数聚合物基复合材料研究进展[j]. 材料工程, 2012(05):87-98.

[2] 王偲宇. 高介电薄膜聚合物制备及其性能研究[d]. 电子科技大学, 2013.

[3] jillek w, yung w k c. embedded components in printed circuit boards: a processing technology review[j].internaational journal of advanced manufacturing technology, 2005, 25(3/4):350-360.