1.1 设计的目的及意义：

信号是信息传播的载体，信号在产生、发送、传播以及采集的过程中，都不可避免地会受到外界信号的干扰，而在许多工程技术领域都需要在较强的背景噪声以及在干扰信号下提取出真实信号，这就必须对采集到的原始信号进行滤波。与模拟滤波相比，数字滤波稳定性强、可靠性高，设计的数字滤波器性能好坏将会影响信号的质量、精度，并进一步地影响相关信息的可信度，因此进行数字滤波器的研究具有实际意义。

在数字信号处理中，FIR数字滤波器是最常用的单元之一。它用于将输入信号x[n]的频率特性进行特定的修改,转换成另外的输出序列y[n]。

传统的FIR数字滤波器多采用专用DSP芯片，根据输入采样的移位相乘累加编写软件，利用软硬件的相互结合完成滤波器的设计。但由于DSP是基于哈佛体系结构，采用的是串行执行方式。加上其时钟速度有限，因此在滤波器阶数高时，运算速度很慢，导致数据采样率不高。

而随着EDA技术的发展，FPGA在器件密度、硬件规模以及处理速度上得到很大的提升，然而其成本却在不断降低。其是硬件并行结构，支持很高的时钟频率，因此不论是采用串行迭代还是全并行的实现方式，所实现的FIR数字滤波器都具有良好的工作性能。目前在FPGA上实现常系数FIR滤波器技术己经十分成熟，而在某些应用场合中，由于滤波器的阶数与系数不能事先确定，滤波器的结构特性需要能够根据环境条件或用户要求随时变更，即滤波器需要有一定的可重构性。

可重构计算是当前计算机系统结构领域的发展趋势之一，其采用的是一种将指令流驱动处理器的功能灵活性和数据流驱动处理器的高能量效率(即性能功耗比)结合在一起的计算方式，其在性能、功耗和功能灵活性等芯片的关键指标之间具有更好的平衡。可重构计算处理器可以在运行时通过配置流来动态改变运算单元阵列的功能(功能的改变往往只消耗几个或者十几个时钟周期)，然后通过数据流来驱动运算单元阵列进行计算，因此是一种由配置流和数据流来共同驱动的计算方式。其在信号处理、神经网络、加解密等领域有着越来越重要的应用地位。

传统的FIR滤波器的参数在整个系统的生命周期内不会发生变化。若需要改变系统的滤波功能，只能对滤波器进行重新设计并生成配置流文件，使用专门的仿真器，通过JTAG等配置端口对FPGA进行重新配置，从而实现FPGA内部逻辑功能的变化。并且这种重新配置工作可能需要对系统进行掉电操作，从而导致系统功能的中断。而在许多实际应用场景中，通常不具备使用下载电缆对FPGA进行功能重置的条件，并且不允许系统断电操作。因此，研制一种能够通过外界输入控制指令来在线改变内部结构与功能，从而实现任意阶的可重构滤波器具有重要实际意义。

1.2 国内外的研究现状

早在20世纪60年代，美国加利福尼亚大学的埃斯特琳就提出了可重构计算的概念：计算机可以通过一个主处理器加上一组可重构硬件来组成，主处理器负责控制可重构硬件的行为，可重构硬件根据任务的计算特点，通过剪裁、重组，可以达到加速执行某一特定任务的目的。限于当时的技术条件，只实现了一个粗糙的原型系统，但这种结构奠定了以后可重构计算系统的核心基础。