1. 毕业设计（论文）主要内容：

锁相放大器是对微弱信号检测的一种主要工具。要求在研究锁相放大器原理及现状的基础上，用FPGA完成一种数字锁相放大器的设计，包括电路结构，参数及相关算法程序的设计。

2. 毕业设计（论文）主要任务及要求

1.查阅相关文献资料15篇以上（其中近五年外文文献不少于3篇)；

2.完成开题报告、按设计的内容要求完成设计任务；

3.完成不少于12000字的论文的撰写并完成答辩的相关工作；

3. 毕业设计（论文）完成任务的计划与安排

查阅资料 第1周~第2周

开题报告编写 第3周

研究与设计 第4周~第12周

4. 主要参考文献

[1] 数字锁相放大器的设计与实现，黄熙

[2] 锁相放大器中的高灵敏度微弱光电信号检测技术，罗文建

[3]杜慧敏.基于Verilog的FPGA设计基础[M].西安电子科技大学出版社 2006(2)

[4] 林灶生,刘绍汉Verilog FPGA芯片设计[M].北京航空航天大学出版社.2006(3)

[5]赵俊杰,数字锁相放大器的实现研究,现代电子技术2012(3)

[6]Stanford Research Systems.About Lock-In Amplifiers[EB].www.thinkSRS.com

[7]Leis, J.;Martin,P.;Buttsworth,D.Simplified digital lock-in amplifier algorithm.Electronics Letters.2012, 48(5)