文 献 综 述

1．前言

随着微电子制造工艺和IC（Integrated Circuit，集成电路）设计技术的不断发展，芯片的规模和复杂度不断增大，把整个系统集成在单一芯片上已成为一种主流趋势，即所谓的SoC（System on Chip,片上系统）技术^[1]。

SoC设计广泛采用了IP（Intellectual Property，知识产权）核复用技术，它允许在设计过程中复用已经过验证的IP核，从而缩短了设计周期，提高了设计效率。为了更快速、更方便地将IP核集成起来，实现高效可靠的数据传输，片上总线必不可少。由于ARM公司提出的AMBA总线具有良好的架构，适用于低功耗的嵌入式系统，而且AMBA总线的简单性和灵活性吸引了众多IP设计人员采用，AMBA总线实际上已经成为业界公认的片上互联协议标准。

在SoC设计中，基于标准单元库的半定制ASIC(Application Specific Integrated Circuit)设计方法被广泛使用^[2]。通过使用预先设计并优化好的标准单元库进行后端逻辑综合、布局布线、时序分析，可极大地缩短设计周期，降低设计成本和时间成本。通常在一颗数字芯片中，标准单元约占总芯片设计单元面积的70%以上。

如今，SoC已经被广泛应用在诸如手机、平板电脑以及可穿戴设备等各种基于电池供电的便携式设备中，它们极大丰富了人们的日常生活。人们在要求便携式设备拥有更高的性能同时需要其具有更长的工作时间。虽然随着集成电路工艺尺寸的不断缩小和集成度的提高，SoC的面积越来越小，速度越来越快，但是随之而来的功耗问题也愈加严重。功耗决定了芯片的可靠性以及电池的使用寿命，功耗的不断增大会导致芯片过热、器件的稳定性下降以及信号的稳定性下降，同时解决散热问题也会造成更多的附加成本，降低市场竞争力^[3]。另一方面，在面向窄带物联网应用的很多场景中，功耗成为决定系统整体性能的关键因素。所以，功耗大小已经成为衡量一个产品性能的重要标准。低功耗SoC设计顺应了电子消费市场的发展趋势。

低功耗设计是一个系统问题，需要在各个设计层次采取相应的方法，综合应用各种低功耗技术，才能达到理想的设计效果^[4]。一方面，基于AMBA的典型SoC系统主要由ARM处理器、存储器、总线以及外设组成，如图1，总线功耗是组成SoC总功耗必不可少的一部分。由于ARM公司官方提供的多层AHB总线结构中依然存在功耗问题，即在主设备和从设备通信时读写数据总线上存在冗余翻转现象，造成了数据传输时的功耗浪费，该实际问题需要得到解决。另一方面，由于绝大多数的SoC都采用同步时钟控制系统，主要包括时钟分配网络和时序元件，其功耗约占总功耗的30%-60%，时序元件包括锁存器和触发器，其功耗占时钟系统功耗的90%^[5]。图2是一款自主研发的移动智能终端芯片SEP6200的功耗分析，在数据翻转率为10%的情况下，各种逻辑单元的功耗分布情况^[6]。其中触发器消耗的功耗占总功耗的比重最大，达到60%，可见降低触发器的功耗具有实际意义。因此，本文主要通过系统级多层AHB总线功耗优化，以及电路级触发器标准单元的低功耗设计，达到降低SoC功耗的目的。

图1 基于AMBA的典型SoC架构

图2 SoC功耗分布

2．AMBA研究现状