论文总字数：29432字

摘 要

现如今，相位测量的技术广泛用于科研、生活、军事、生产等各个方面，所以对于相位测量的要求也逐步向着高智能化、高精度方向去发展。尤其在低频率测量的范围内，数字式的相位仪因为它的高精度的测量分辨率与其高度智能化的特点受到大家越来越广泛的使用。

本文以FPGA芯片为系统核心控制处理单元，结合放大整形电路以及数码管显示电路来实现低频数字式相位仪的设计。输入信号为两路正弦信号同频率且不同初相，其在本系统中依次经过放大整形电路放大整形得到方波，FPGA进行信息采集计算控制得到频率值与相位差值，外围显示模块将待测信号的频率以及两者信号的相位差直观地显示在数码管上。

本课题完成了系统的软硬件设计，并通过FPGA开发板进行了综合验证和测试，结果表明该课题采用方案可以实现低频信号的相位测量，并且测量的误差≤2%。

关键词：数字式 低频 FPGA 相位测量仪

Low-frequency digital phase meter design

Abstract

With the social and historical progress, phase measurement technology is widely used in national defense, scientific research, production, phase measurement requirements also gradually to high-precision, high-intelligent direction, in the low frequency range, the digital phase measurement high-precision measurement instrument for its resolution and highly intelligent. Intuitive features to get more and more widely used.

This article is based on FPGA chip as the core combined amplification shaping circuit and a digital display circuit to achieve low frequency digital phase meter design. Two different frequencies tested, the initial phase of the sinusoidal signal by different amplification shaping circuit shaping get a square wave signal amplification with frequency different phase, the plastic rear wave signal is transmitted to the FPGA continues to collect information to calculate the real-time computing control frequency and phase and transferred to the peripheral display module decoded and displayed, the phase difference between the frequency of the signal under test and both visual signal displayed on the digital tube.

By the above-described method can be frequency accurate phase difference signal to be measured is displayed, this approach can be described as a measurement of the low frequency signal phase one implementation.

Keywords: Digital Low Frequency FPGA Phase Measuremen

目 录

摘 要 I

Abstract III

第一章 绪 论 1

1.1 课题研究背景 1

1.2 国内外发展动态 1

1.3 课题设计任务 2

1.4 主要研究工作及论文结构 3

第二章 主要理论及技术 4

2.1 频率测量 4

2.1.1 时间基准的产生 4

2.1.2 计数法的测频原理 4

2.1.3 周期测量的测量原理 5

2.2 相位测量 5

2.2.1 过零点检测法 6

2.2.2 倍乘法 6

2.2.3 矢量法 7

2.3 比较器原理 7

2.4 FPGA相关知识 7

2.4.1 Verilog HDL语言介绍 7

2.4.2 FPGA开发设计流程 7

2.4.3 Quartus II软件介绍 8

第三章 设计方案论证 9

3.1 以MCU和FPGA相结合的实现方案 9

3.1.1 FPGA工作状况 10

3.1.2 MCU工作状况 10

3.2 以FPGA为核心的实现方案 11

3.3 两个设计方案的比较 12

第四章 系统硬件设计 13

4.1 信号整形模块 13

4.2 FPGA数据采集运算模块 14

4.2.1 FPGA硬件介绍 14

4.2.2 FPGA核心模块 17

4.3 数据显示模块 19

第五章 系统软件设计 21

5.1 分频模块 21

5.1.1 分频模块的Verilog HDL实现 22

5.2 频率计算模块 22

5.2.1 频率计算模块的Verilog HDL 23

5.2.2 仿真分析 24

5.3 相位计算模块 24

5.3.1 相位计算模块的Verilog HDL实现 25

5.3.2 仿真分析 26

5.4 显示模块 26

5.4.1 显示模块的Verilog HDL实现 27

5.5 顶层模块 27

第六章 软硬件调试 29

6.1 硬件制作与调试 29

6.1.1 元件购买 29

6.1.2 电路焊接 29

6.1.3 元件测试 30

6.2 软件调试 30

6.2.1 Quartus ii开发平台软件没有破解或者没有破解成功 31

6.2.2 USB blaster驱动未安装成功 31

6.2.3 数码管显示读数过快 31

6.3 软硬件综合调试 32

结 语 34

参考文献 35

附录1：部分关键源代码 36

 顶层模块程序： 36

 分频模块程序： 36

请支付后下载全文，论文总字数：29432字