论文总字数：23591字

摘 要

现阶段时间同步系统广泛应用于国民经济建设、国防和科研以及空间探测等领域，研究时间同步系统具有重要的意义。本课题主要工作是设计与实现高精度的秒脉冲守时时钟模块。模块可以外接GPS秒脉冲的授时信号，根据该信号，时钟模块输出一个同步的高精度的秒脉冲时钟，在外部授时脉冲消失的情况下，也可以稳定的输出秒脉冲。为此设计1PPS守时时钟模块要实现以下两个功能：1. 输出秒脉冲时钟同步精度优于1us；2. 守时精度要求日误差小于1ms。

为此采用FPGA作为主要开发平台，通过编程实现设计功能。具体设计方案：由 GPS 接收模块接收GPS卫星信号, 输出精准的秒脉冲至FPGA,同时将晶振输出的脉冲信号输入FPGA,通过系统处理完成同步。软件分成分频、GPS秒脉冲上升沿判别、时钟同步、误差计算与存储、守时输出误差判断与补偿等多个功能模块, 并采用Verilog语言设计各软件模块。

通过对各个软件模块进行仿真和测试，最终在GPS授时脉冲存在的情况下输出秒脉冲同步精度小于1us，GPS秒脉冲丢失后本地时钟输出秒脉冲误差小于1ms。

关键词：FPGA 守时系统 时间同步 高精度 秒脉冲

Design and implementation of the 1PPS punctuality clock module

Abstract

Now synchronization system has been widely used in the national economic construction, national defense and scientific research as well as in areas such as space exploration, research time synchronization system is of great significance. The main task is to design and implement a punctuality system with high-precision clock module. Modules can add GPS seconds pulse timing, according to the signal, the clock module outputs a second pulse synchronization of high-precision clock, in the case of the external timing pulse disappear then the second pulse output can be stabilized. So the 1PPS punctuality module should have to achieve the following two functions: first, the second pulse output accuracy is better than 1us; second, day punctuality accuracy error is less than 1ms.

FPGA as the main development platform used for this purpose, use programming to achieve the design function. Design scheme: GPS satellites timing signals received by the GPS receiver module, the precision second pulse input the FPGA, at the same time the crystal oscillator pulse signal input the FPGA, through the system to complete the synchronization process. Program divided into several functional modules: frequency division, GPS second pulse rising discrimination, error analysis and calculation，punctuality output error judgment and compensation. Then use Verilog language to design each software module.

Through the case of individual software modules for simulation and testing, finally in the case of the GPS timing pulse is exist synchronization accuracy is less than 1us, when the GPS second pulse loss local clock day punctuality accuracy error is less than 1ms.

Key Words : FPGA；punctuality system；time synchronization；high precision；second pulse

目 录

摘 要 I

Abstract II

第一章 绪 论 1

1.1 引言 1

1.2 课题研究的背景 1

1.3 课题的研究现状及意义 2

1.3.1 课题的研究现状 2

1.3.2 课题的研究意义 3

1.4 本文所做的工作 3

1.5 本文的结构 4

第二章 守时系统的总体设计 6

2.1 守时系统的基本概念 6

2.1.1 守时的概念 6

2.1.2 时间同步系统 6

2.2 授时系统 7

2.3 课题设计思路 7

2.4 守时系统的构成 8

2.5 总体设计过程 9

第三章 硬件系统设计 10

3.1 硬件系统设计流程 10

3.2 晶振 10

3.3 天线 11

3.4 GPS接收机 12

3.5 FPGA设计 14

3.5.1 FPGA简介及选型 14

3.5.2 FPGA 基本结构及设计流程 15

第四章 软件设计 18

4.1 软件设计原理图 18

4.2 Quartus ii 介绍及设计过程 18

4.3 Modelsim 介绍及仿真 19

4.4 分频模块 20

4.5 GPS秒脉冲上升沿判别模块 21

4.6 1PPS信号输出模块 22

4.6.1 同步模块 22

4.6.2 守时方案误差计算与分析 22

4.6.3 误差判断及补偿 23

4.6.4 本地时钟信号输出模块 24

第五章 实验结果与分析 26

5.1 实验结果 26

5.2 守时模块存在的问题 27

5.3 设计改进 27

第六章 总结与展望 28

6.1 总结 28

6.2 展望 28

参考文献 29

致 谢 31

第一章 绪 论

1.1 引言

请支付后下载全文，论文总字数：23591字