登录

  • 登录
  • 忘记密码?点击找回

注册

  • 获取手机验证码 60
  • 注册

找回密码

  • 获取手机验证码60
  • 找回
毕业论文网 > 毕业论文 > 电子信息类 > 通信工程 > 正文

秒脉冲守时时钟模块的设计与实现毕业论文

 2022-05-22 21:32:23  

论文总字数:17484字

摘 要

随着电子行业的不断发展,稳定的高精度信号在航天航空,电力系统等领域有着尤为重要的地位,一旦信号不稳定或者存在较大偏差,将会造成不可估量的影响。

基于此应用本课题研究了利用FPGA来实现一个秒脉冲的守时时钟模块,使之在没有标准信号的情况下能够正常输出一个稳定信号给设备,使相应设备能够在稳定信号的支持下继续工作,以保证正常的生产。本文设计了一个以GPS接收机为1pps信号源的守时模块,通过FPGA编程来实现守时模块功能,FPGA编程有设计简单,实现精度高的特点。本文主要介绍了守时模块中各个模块的设计方法和设计过程以及工作原理,并对所使用的FPGA设备功能有简单的介绍,最后对守时时钟模块的发展前景做了简要的分析,课题就是根据此展开研究的。

本课题研究的是守时时钟模块设计,是根据数字锁相环原理来实现守时功能,简单的锁相环电路中包括有鉴相器,滤波器和压控振荡器。相应的在文中介绍的守时时钟模块包括分频程序,信号判断产生程序以及信号同步程序。这些程序都是用最简单的编写方法实现的,具有易更改,易实现的功能。在最后整体仿真中,经过多次调试成功实现的稳定的信号输出,得到了精度较为准确的秒脉冲信号,并且记录了在同步和失步下的秒脉冲信号波形和实验数据。最终实现了在输出精确的秒脉冲信号,并且在失去精准信号的情况下也能输出精度较为高的秒脉冲信号,实现了任务目标,误差相对较小。

关键词:秒脉冲信号 GPS 守时 锁相环 可编辑门阵列

Pulse time clock module design and realization

Abstract

With the development of the electronics industry, stable high accuracysignal in aerospace, power systems has a particularly important role inareas such as, once the signal’is unstable or larger deviations will have animmeasurable impact.

This study is based on the use of FPGA to realize a second pulse oftimekeeping clock module, so that in the case where no standard signal tooutput a signal of stability to the equipment correctly, enable the deviceto continue to work in a stable signal of support, in order to ensure normalproduction. A GPS receiver is designed for punctual 1pps signal sourcemodule, realized by FPGA programming time module, FPGA programming withsimple design, high accuracy characteristics. This paper describes thepunctuality of the modules in the module design method and design processand principles, and using FPGA device features a simple introduction, andfinally, the punctual makes a brief analysis of the development prospect ofthe clock module, this article is based on this research.

Is a time clock module of the research design, is based on the principle ofphase-locked loop to achieve timekeeping functions, simple phase detectorincluded in the phase-locked loop, filter and voltage-controlled oscillator.Corresponding in time clock module that is described in this paper includefrequency programs, signal judgment procedure and signal synchronizationprogram. These programs are written in a simple method with easy change,easy to implement functionality.

In the simulation of the end, through aseries of successfully achieving a stable signal output, got more accurateprecision second pulse signal, and recorded in sync or step out of pulsewaveform and experimental data. Realizes accurate pulse in the outputsignal, and in the case of losing precision signals to relatively highprecision second pulse signal to achieve mission objectives, relativelysmall errors.

Key Words: 1pps;gps;Punctual clock ;pll;fpga

目 录

摘要 I

ABSTRACT II

第一章 绪论 1

1.1课题研究背景 1

1.2课题目前的研究现状 2

1.3 本课题的主要研究内容和安排 3

1.3.1 论文的主要工作 3

1.3.2 论文主要安排 3

第二章 守时模块的设计原理及过程 5

2.1守时模块的基本概念 5

2.1.1守时的概念 5

2.1.2守时模块的应用 5

2.2 守时模块的方案 5

2.3守时模块的原理 6

2.3.1锁相环和数字锁相环 6

2.4守时模块外围硬件 7

2.4.1本地信号源 7

2.4.2授时信号源 8

2.5.3守时模块的主要硬件 10

2.5.1开发板的选用 10

2.5.2 FPGA简介 10

2.5.3 FPGA开发板 11

2.5.4 FPGA开发流程 11

2.6 Quartus ii开发软件简介 12

2.6.1 Quartus ii 12

2.6.2Quartus ii设计流程 12

2.6.3Verilog HDL语言 13

第三章 守时模块的程序原理 14

3.1守时模块的基本原理 14

3.2晶振信号 14

3.3守时模块中程序流程 15

第四章 子模块设计 17

4.1顶端程序编写 17

4.2分频程序 17

4.3 同步模块 18

4.4 信号产生模块 19

第五章 实际测试 21

5.1 FPGA开发板的端口设置 21

5.2 同步状态下波形 21

5.3失步状态下波形 23

第六章 课题结果分析与总结 25

6.1课题结果分析 25

6.2课题总结 26

参考文献 28

致谢 30

第一章 绪论

1.1课题研究背景

在当今社会生产中,随着电子信息行业不断进步发展,一个精密基准的信号在其中尤为重要,精准的同步信号可以保证设备的稳定运行,还可以保证设备之间的稳定通信,精准的信号是每个国家的基本技术支持,众所周知信号在传输中最大的问题就是损耗,说到损耗就需要相应的设备来弥补信号传输中的误差,由此原因每个系统之间都需要一个守时模块来保证信号稳定。现在国际上都普遍使用原子钟进行频率校准,但是这种方式不适用于电子领域[1-2]

卫星定位系统GPS/北斗可以很好的解决各地各国之间时间标准校准的问题,GPS可以全球,全天候的为设备提供授时服务,而且受到环境影响小,能够保证信号的稳定持续性,由于GPS的众多优点,现阶段GPS已经成为全球用户使用最多的授时系统[3-5]

请支付后下载全文,论文总字数:17484字

您需要先支付 50元 才能查看全部内容!立即支付

微信号:bysjorg

Copyright © 2010-2022 毕业论文网 站点地图