基于FPGA的CRC编解码器设计任务书
2020-05-12 22:09:11
1. 毕业设计(论文)的内容和要求
crc即循环冗余校验码(cyclic redundancy check)是数据通信领域中最常用的一种查错校验码,其特征是信息字段和校验字段的长度可以任意选定。循环冗余检查(crc)是一种数据传输检错功能,对数据进行多项式计算,并将得到的结果附在帧的后面,接收设备也执行类似的算法,以保证数据传输的正确性和完整性。
利用crc进行检错的过程可简单描述为:在发送端根据要传送的k位二进制序列,以一定的规则产生一个校验用的r位校验码,附在原始信息后边,构成一个共k r位的新二进制码序列,然后发送出去;在接收端,根据信息码和校验码之间所遵循的规则进行校验,以确定传送中是否出错。在差错控制理论中,这个规则被称为生成多项式。根据r的阶数,可以构造crc4、crc16以及crc32等不同的生成多项式。设计一个crc16编解码器,对于结果的正误应满足要求:
1、生成多项式的最高次幂与最低次幂系数都为1;
2. 参考文献
[1] [英]clive ”max” maxfield, 杜生海译. fpga权威指南[m],北京:人民邮电出版社,2012.
[2] [美]stephen brown, zvonko vranesic. fundamentals of digital logic with vhdl design[m].北京:电子工业出版社,2009.
[3] 徐光辉等.基于fpga的嵌入式开发与应用[m]. 北京:电子工业出版社,2006.
3. 毕业设计(论文)进程安排
查阅资料、理解课题 2周;
写开题报告、开题 2周;
翻译科技论文一篇 1周;