基于Verilog HDL的等精度频率计的研究任务书
2021-12-25 16:26:37
全文总字数:1490字
1. 1. 毕业设计(论文)的内容、要求、设计方案、规划等
基于传统测频原理的频率计的测量精度将随着被测信号频率的下降而降低,在实用中有很大的局限性,而等精度频率计不但有较高的测量精度,而且在整个测频区域内保持恒定的测试精度。运用等精度测量原理,结合fpga技术设计的数字频率计,要求采用屏蔽驱动电路及数字均值滤波等技术措施,能在较宽定的频率范围和幅度范围内对频率,周期,脉宽,占空比等参数进行测量,并可通过调整闸门时间预置测量精度。
设计要求
(1)对于频率测试功能,测频范围为0.1hz~70mhz;对于测频精度,测频全域相对误差恒为百万分之一。
剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!
2. 参考文献(不低于12篇)
[1] 陈丽锋,孟瑞,冯希.频率测量技术综述[J].电子科技,2011,24(7):155-159.
[2] 国彬,张和生.基于CPLD与DSP的高精度自适应频率测量方法的研究与实现[J].计算机测量与控制,2008,16(12):1814-1818.
[3] 杨秀增.基于NiosII的自适应高精度频率计设计[J].自动化与仪表,2009,24(7):13-16.
剩余内容已隐藏,您需要先支付 5元 才能查看该篇文章全部内容!立即支付