全文总字数：3484字

1. 研究目的与意义及国内外研究现状

传统的信号发生器大多由模拟电路构成，存在连线复杂、调试烦琐且可靠性较差等缺点。信号发生器是一种常用的信号源，可以产生正弦波、三角波、锯齿波、方波等多种波形，由于其输出的波形均可用数学函数来描述，也可命名为函数信号发生器。它是一种为电子测量和计量工作提供信号的设备，信号源作为一种基本电子设备在工业生产、产品开发、科研等领域，都有着广泛的应用。

随着科学事业的不断发展，在各种实验和试验测试处理中，信号发生器根据使用者的要求作为激励源，提供给被测试电路，以满足测量或各种实际需要。随着经济和科技的发展，对相应的测试仪器和测试手段也提出了更高的要求，传统的信号发生器的性能己经难以满足现在的要求，如今不仅要求能产生标准的波形，而且要求信号发生器的输出波形质量好，输出频率范围宽，频率转换速度快并且频率转换时波形的相位需要连续。同时传统的信号发生器大多采用专用芯片或单片机或模拟电路，成本高、控制方式不灵活、波形种类较少等不能满足要求。

目前，大规模可编程逻辑器件(pld)得到越来越广泛的应用，其强大的功能也逐步从各种器件中显露出来。如今的可编程器件在其自身功能愈加强大的同时，更使系统趋于小型化，高集成度和高可靠性。但近几年随着fpga技术的快速发展和广泛应用，其在信号发生器上的应用得到了很好的认同，很好的解决了有传统信号发生器带来的一些问题。以vhdl编程语言和fpga器件为核心的可调信号发生器的设计实现，提高了系统可靠性，实现了系统信号实时快速测量，也为其广泛应用于实际领域创造了条件。利用fpga具有的静态可重复编程和动态可系统重构的特性，使得硬件功能像软件一样通过编程修改，从而提高开发效率，缩短系统设计研发周期。信号发生器己成为测试仪器中至关重要的一类，因此开发信号发生器具有重大意义。

2. 研究的基本内容

本课题是以基于FPGA的可编程函数信号发生器为主要研究内容，整个系统以FPGA开发平台为核心，将各波形的幅值/相位量化数据存储在ROM内，按照设定频率，以相应频率控制字k为步进，对相位进行累加，以累加相位值作为地址码读取存放在存储器内的波形数据，经D/A转换和幅度控制、低通滤波即可得到所需波形。采用硬件描述语言(Verilog HDL)进行开发，对锁相频率合成器技术进行了深入研究，利用可编程逻辑器件完成了本次设计。FPGA的编程环境为Quartus II，配置了相应的输入、信号处理及显示电路，并进行了仿真及验证。

3. 实施方案、进度安排及预期效果

本课题采用eda软件quartusii以及fpga芯片的工作原理，通过verilog的编程。本课题利用fpga的内部资源，完成相位累加器、正弦查询表、数模转化器和低通滤波器等模块设计。根据dds信号源工作原理，给出整体电路设计和仿真结果。基于fpga的dds信号发生器与传统的信号发生器相比，不仅成本更低，操作更加灵活，而且系统开发趋于软件化、自定义化。

任意波形发生器主要由下面几个部分组成，分别为外部键控模块，锁相环模块，数字分频器模块，计数器模块，存储数据的rom模块，数据选择模块，d/a转化模块，硬件模块和示波器。当外部时钟加到锁相环时，锁相环开始工作，锁相环输出稳定的时钟信号，作为分频器的输入，然后分频器开始按照预置的数值分频，输出一个频率确定的时钟信号，这个信号分别作为计数器，存储数据的rom和d/a模块的时钟信号，来确保他们同步工作，接到这个时钟后，计数器开始计数，并把数值输出作为rom的输入，与时钟信号同步读取rom中的数据，读取的数据输出之后作为波形选择器的输入，波形选择器通过外部控制键来控制输出哪种波形，确定波形后，输入到d/a模块，进行数模转换，然后接到示波器进行波形显示。

进度安排:

4. 参考文献

[1]周梦然. cpld/fpga的开发与应用[m]. 北京：中国矿业大学出版社，2007.

[2]黄智伟等. fpga系统设计与实践[m]. 北京：电子工业出版社，2005.

[3]申彦春, 王欢, 梁延贵. 基于fpga的信号发生器的设计[j]. 唐山学院学报, 2008, 125-189.