基于FPGA的以太网数据复接分接设计与模拟毕业论文
2021-07-12 22:35:22
摘 要
数字通信系统中,通常需要将多路数据流合并为一路数据流或将一路数据流分为多路数据流。在许多光纤通信、数字微波通信和空间激光通信系统中,通常利用数字复接技术来实现这一功能。因此,对于以太网数据复接与分接系统的设计具有较强的实际应用意义。
本文采用时分复用的原理和方法,设计了以太网数据复接与分接系统。整个系统包括位同步时钟信号恢复、帧同步信号检测、复接、分接四个部分。通过verilog硬件描述语言编程,在quartusⅡ和modelsim中进行开发和仿真,最终实现了在复接端将四路传输速率为25Mbps的以太网数字信号合并为一路传输速率为100Mbps的信号并在分接端将接收到的该合路信号分接成原来四路信号的功能。
本文的设计可应用于空间激光通信中的数字光端机的设计中。
关键词:数字复接;时分复用;位同步;帧同步;
Abstract
In digital communication system,sometimes it is necessary to multiplex some branches of synchronous digital signals into one data flow and demultiplex the data flow into some branches.
In many systems of optical fiber communication technology, digital microwave communication and free space optics, digital multiplexing technology is usually used widely to achieve this function. So it has a strong practical significance to design a multiplexing system of Ethernet data.
This paper designed a multiplexing system of Ethernet data based on the principle of time division multiplexing. The whole system is divided into four parts including extraction of bit synchronization clock signal, frame synchronization, multiplexer and demultiplexer. By using Verilog hardware description language to program and employing quartusⅡand modelsim to design and simulate, finally, I achieved to multiplex four branches of digital signals spreading at the rate of 25 Mbps into one data flow spreading in the rate of 100 Mbps, and then demultiplex the data flow into four branches.
The study in this paper can be applied to the design of optical terminal in free space optics.
Key Words:Digital multiplexing; Time Division Multiplexing; Bit Synchronization; Frame -Synchronization
目 录
第1章 绪论 1
1.1 引言 1
1.2 数字复接的发展 1
1.3 FPGA在数字复接中的应用 2
1.4 本文研究内容及章节安排 2
第2章 以太网数据复接分接原理 3
2.1 以太网参考模型 3
2.2 数字复接原理 3
2.3 本章小结 5
第3章 位同步时钟恢复 6
3.1 位同步 6
3.2 锁相环位同步法 6
3.2.1基本原理 6
3.2.2双相时钟模块 9
3.2.3 微分鉴相模块 10
3.2.4 单稳触发模块 11
3.2.5 控制和分频模块 12
3.2.6 仿真测试和结果分析 13
3.3 本章小结 14
第4章 帧同步 15
4.1 帧同步原理及意义 15
4.2 连贯式插入法帧同步码检测原理 16
4.3 连贯式插入法帧同步码检测的设计 18
4.3.1 搜索模块的设计及仿真 19
4.3.2 校核模块的设计及仿真 20
4.3.3同步模块的设计及仿真 21
4.3.4帧同步系统的FPGA实现及仿真 22
4.4 本章小结 23
第5章 以太网数据复接与分接系统的仿真实现 24
5.1 复接系统 24
5.1.1多路复用 24
5.1.2 插入帧头 25
5.2 分接系统 26
5.2.1 位同步和帧同步 26
5.2.2 分接 27
5.3 本章小结 27
第6章 总结与展望 28
参考文献 29
致谢 30
第1章 绪论
1.1 引言
在当今这个移动和互联网的新时代,信息已成为人们不能缺少的一种资源。随着通信行业日新月异的发展,通信系统已逐渐向数字化、智能化,网络化的方向发展[1]。互联网是通信系统的重要部分之一,而局域网是互联网的一个基础组成部分,以太网又因为其具有开放性、可平滑升级性、结构简单、管理方便、价格优廉等优点占据了局域网技术的主导地位,是目前应用最广泛的网络技术[2]。因此,将以太网用户数据作为本次研究的对象具有重要的研究意义与应用价值。
在数字通信系统中,为了提高数据的传输效率,扩大传输容量,满足各种业务的需求,通常需要将多路数据流合并为一路数据流或将一路数据流分为多路信号[3]。数字复接技术就是根据时分复用原理实现这一功能[4]。当前,数字复接技术在光纤通信,空间激光通信,数字微波通信及数字程控交换等技术领域中被越来越广泛的应用[5]。
1.2 数字复接的发展
数字复接技术在市话中继传输中首次得到应用,为了使不同步支路的复接更加灵活,利用塞入脉冲技术将各路低速信号复接成一路高速信号流。之后,在公共电信网中,根据地域不同形成了美国、如本、欧洲三种不同传输速率的准同步数字体系(PDH)[6]。PDH包含着数据速率调整和帧结构的调整,属于异步复接体系。在1995年之前,我国一般采用PDH复接技术,之后随着光纤通信的发展,有了同步数字系列(SDH)。SDH复接系统有统一的比特率、接口标准,并且有较强的自愈保护能力,SDH网是宽带综合业务数字网的重要组成部分[7]。
数字复接技术引入了“级”、“群”的概念,某一级的多路低速数字信号复接为一路较高速度的数字信号后,还可以与和它有相同速率的其他支路数字信号继续复接为更高速率的数据流[8]。如在E1体系中,四个2.048Mbps的基群信号可以复接为8.448Mbps的二次群信号。继续复接下去,四个8.448Mbps的二次群信号可以复接为33.792Mbps的三次群信号。