登录

  • 登录
  • 忘记密码?点击找回

注册

  • 获取手机验证码 60
  • 注册

找回密码

  • 获取手机验证码60
  • 找回
毕业论文网 > 文献综述 > 电子信息类 > 通信工程 > 正文

基于FPGA的简易电子琴设计文献综述

 2020-03-28 12:12:47  

一、研究的目的及意义

当前市场上的电子琴价格较昂贵且产品升级换代更新大部分硬件,影响了产品的推广和适应市场的能力。而且市场上大多数电子琴靠传统的硬件设计方法来实现其功能,这样很难降低其成本。FPGA技术的出现及迅速发展,为利用软件实现较大规模的数字电路设计提供了方便,也降低了成本。因此研究基于FPGA简易电子琴的设计方法具有重要的理论和现实意义。

二、国内外研究现状

基于FPGA的简易电子琴由于其运行速度快、性能稳定、数字化程度高、精度高、适应性强等特点,在生产生活中具有重要的意义。相信在将来的生产生活中一定会得到广泛应用。

三、EDA技术及相关特点

EDA即电子设计自动化技术是以计算机为工作平台、以EDA软件工具为开发环境、以硬件描述语言为设计语言、以ASIC为实现载体的电子产品自动化设计过程。在EDA软件平台上,根据原理图或硬件描述语言完成的设计文件,自动的完成逻辑编译、化简、分隔、综合及优化、布局布线、仿真、目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术主要是针对电子电路设计、PCB设计和IC设计。

Verilog HDL是一种硬件描述语言,是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。

Verilog HDL硬件描述语言的主要能力:1.基本逻辑门。 2.开关级基本结构模型。 3.提供显式语言结构指定设计中的端口到端口的时延及路径时延和设计的时序检查。 4.可采用三种不同方式(行为描述方式、数据流方式、结构化方式)或混合方式对设计建模。 5.能够描述层次设计,可使用模块实例结构描述任何层次。 6.Verilog HDL语言的描述能力能够通过使用编程语言接口( P L I)机制进一步扩展。 7.能够使用内置开关级原语在开关级对设计完整建模。 8.同一语言可用于生成模拟激励和指定测试的验证约束条件。 9.Verilog HDL 能够监控模拟验证的执行。 10.在行为级描述中, Verilog HDL不仅能够在RT L级上进行设计描述,而且能够在体系结构级描述及其算法级行为上进行设计描述。 11.能够使用门和模块实例化语句在结构级进行结构描述。 12.对高级编程语言结构(条件语句、情况语句和循环语句)都可以使用。 13.可以显式地对并发和定时进行建模。 14.语言在特定情况下是非确定性的,即在不同的模拟器上模型可以产生不同的结果。

FPGA采用了逻辑单元阵列LCA这样一个概念,内部包括可配置逻辑模块CLB、输出输入模块IOB和内部连线Interconnect三个部分。FPGA利用小型查找表(16#215;1RAM)来实现组合逻辑,每个查找表连接到一个D触发器的输入端,触发器再来驱动其他逻辑电路或驱动I/O,由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块,这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的,存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式,并最终决定了FPGA所能实现的功能,FPGA允许无限次的编程。

FPGA的基本特点主要有:1.采用FPGA设计ASIC电路,用户不需要投片生产,就能得到合用的芯片。 2.FPGA可做其它全定制或半定制ASIC电路的中试样片。 3.FPGA内部有丰富的触发器和I/O引脚。 4.FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5.FPGA采用高速CHMOS工艺,功耗低,可以与CMOS、TTL电平兼容。可以说,FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

剩余内容已隐藏,您需要先支付 5元 才能查看该篇文章全部内容!立即支付

微信号:bysjorg

Copyright © 2010-2022 毕业论文网 站点地图