1. 毕业设计（论文）主要内容：

在实验室现有EDA实验平台上采用VHDL硬件描述语言设计一台智能信号发生器，要求设计实现的信号发生器输出信号类型包括方波、矩形波、三角波和正弦波，输出方波的频率范围1Hz~1MHz，正弦波、三角波频率范围10Hz~100KHz，输出信号波形没有明显失真。

2. 毕业设计（论文）主要任务及要求

1）在对文献资料充分调研的基础上撰写并提交开题报告；

2）提供基于fpga的智能信号发生器的总体设计方案，完成基于quartus ii平台的硬件系统的搭建和软件的编写，并实现设计内容要求的相关指标；

3）撰写并提交毕业设计论文，字数不少于12000字，图不少于12幅，包括电路原理图、流程图、结构框图、程序框图等，参考文献不少于15篇（其中近五年外文文献不少于3篇)；

3. 毕业设计（论文）完成任务的计划与安排

第1~3 周：查阅相关文献资料；在明确设计内容的基础上撰写并提交开题报告；

第 4~6 周：学习并掌握vhdl相关知识和基于fpga的设计技能，确定系统整体实现方案；

第7~12周：完成系统涉及的硬件电路与软件设计；

4. 主要参考文献

1）李君华. 基于fpga的信号发生器[j]. 数字技术与应用, 2015(1):78-79.

2）姚琴琴, 谢锐, 崔丽丽. 基于fpga的信号源的设计[j]. 电子科学技术,2015(03):278-281.

3）孔德鹏, 毛惠丰, 姬占涛. 一种基于fpga的信号发生器研究与设计[j]. 微处理机, 2015(1):1-4.