1. 毕业设计（论文）的内容和要求

设计目标 1.掌握基于添加文件和ip的vivado工程设计流程； 2.掌握基于tcl的vivado工程设计流程； 3.熟练掌握测试文件的编写以及时序仿真； 4.学习示波器的基本组成结构，衔接好各个部分的时序问题，作出完整的数字示波器。

设计内容 数字存储示波器能够将模拟信号进行采样、存储以及显示。

简化框图如下：

2. 参考文献

[1]宁改娣, 金印彬, 刘涛. 数字电子技术与接口技术实验教程[M]. 西安:西安电子科技大学出版社, 2013. [2]潘松, 黄继业, 潘明. EDA技术实用教程#8212;#8212;Verilog HDL版[M]. 北京:科学出版社, 2010. [3]吴厚航. FPGA/CPLD边练边学#8212;#8212;快速入门Verilog/VHDL[M]. 北京:北京航空航天大学出版社, 2013. [4]基于FPGA的VGA图像处理[EB/OL]. http://blog.sina.com.cn/s/blog_6f564bfd0100nwtb.html. [5]零基础学VGA[EB/OL]. http://www.eepw.com.cn/article/269613.htm. [6]VGA时序及其原理[EB/OL]. http://www.cnblogs.com/spartan/archive/2011/08/16/2140546.html. [7]张亚平,贺占庄. 基于FPGA的VGA显示模块设计[J]. 计算机技术与发展. 2007（06） [8]郑争兵. 基于FPGA的图形点阵液晶显示系统设计与实现[J]. 液晶与显示. 2013(03) [9]袁堂青,张玉璘. 基于FPGA的VGA汉字显示系统设计与实现[J]. 济南大学学报(自然科学版). 2011(01) [10]陈彬,伍乾永,刘永春. 基于FPGA的VGA控制模块设计[J]. 微电子学. 2008(02) [11]胡建革,宋海声,陶中幸,金晶. 基于FPGA的VGA波形显示方法研究[J]. 微型机与应用. 2011(16)

3. 毕业设计（论文）进程安排

起讫日期 设计（论文）各阶段工作内容 备 注 2015-12-01～2016-01-16 查阅大量资料，理解示波器基本结构 2016-02-22 ～2016-03-06 对系统进行分块设计，掌握模块要求 2016-03-07～2016-03-20 完成开题报告和外文翻译 2016-03-21～2016-04-03 编写程序和测试文件，进行软件时序仿真 2016-04-04～2016-04-15 实现独立模块的实物演示 2016-04-16～2016-05-01 示波器整体效果展示，开始撰写毕业论文 2016-05-02～2016-05-15 进一步完善毕业论文 2016-05-16～2016-06-10 准备答辩